fpga.love
EN App
知识库›AMD 社区问答速查›MIPI TX/RX子系统EOF生成问题

MIPI TX/RX子系统EOF生成问题

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 680 次浏览|器件：UltraScale+ / MIPI CSI-2 RX Subsystem V3.0 / MIPI CSI-2 TX V2.0

一句话结论：MIPI RX对EOF无超时限制，但RX到TX缺少FE传递机制

现象

MIPI TX输出丢失EOF事务，将EOF校准到紧邻最后一行后才生成EOF

根因

帖中未明确；仅确认MIPI RX IP对最后一行到EOF无限制或超时，且RX到TX无传递FE的合适机制

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpnG4SAI/mipi-txrx-subsystem-eof-generation-issue

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · EOF · UltraScale+ · FPGA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查