fpga.love
EN App
知识库›AMD 社区问答速查›MIPI RX子系统换目标器件后实现报错

MIPI RX子系统换目标器件后实现报错

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 532 次浏览|器件：Vivado / XCAU15P-1UBVA368I / XCZU15EG-2FFVB1156I

一句话结论：问题未完全解决，用户用CLOCK_DEDICATED_ROUTE SAME_CMT_COLUMN加BUFG尝试绕过

现象

换到XCZU15EG后MIPI RX IP在implementation阶段报错，IP被锁需升级

根因

帖中未明确；怀疑200MHz时钟引脚在bank 64非GC引脚导致MMCM放置问题

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008agobdSAA/mipi-rx-subsystem-only-one-master-no-slave-syste

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI · Vivado · Implementation · Clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查