fpga.love
EN App
知识库›AMD 社区问答速查›MIPI D-PHY TX首次HS传输后卡死且RX出现ECC/CRC错误

MIPI D-PHY TX首次HS传输后卡死且RX出现ECC/CRC错误

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 1.01K 次浏览|器件：xcvu19p-fsva3824-1e / Vivado 2021.1 / HP bank33

一句话结论：TX/RX非同一link应分开排查，需按PG202完整抓取复位时序并示波器观测差分信号

现象

TX首次HS传输后stopstate保持0卡死；RX init_done与stopstate始终为0，PPI有输出但存在CRC/ECC错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wSYGtSAO/mipi-dphy-tx-gets-stuck-after-the-first-hs-trans

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI D-PHY · core_rst · init_done · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查