fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI2RX使用LVDS IOSTANDARD时stopstate无法

MIPI CSI2RX使用LVDS IOSTANDARD时stopstate无法拉低

封装与引脚约束已闭环原帖 9 个回答 · 685 次浏览|器件：Zynq US+ MPSoC / MIPI CSI-2 RX Subsystem v5.0

一句话结论：改用MIPI_DPHY_DCI后stopstate正常拉低

现象

rxbyteclkhs高速翻转，但_stopstate始终为1不拉低

根因

帖中未明确；官方仅建议使用MIPI_DPHY_DCI IO(需VCCO=1.2V)，LVDS用例内部未测试

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXeFSAU/mipi-csi2rx-with-lvds-iostandard-in-zync-us-mpso

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：MIPI_CSI2RX · LVDS · IOSTANDARD · ZynqMPSoC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查