封装与引脚约束已闭环原帖 9 个回答 · 459 次浏览|器件：Versal / VCK190
一句话结论：确认单bank不可实现，拆分到多个XPIO bank后实现成功
4个MIPI CSI-2 TX IP(每IP 4lane/2500Mbps)无法在Versal单个IO bank内实现
每个MIPI CSI-2 TX IP需将4条数据lane分配到2个nibble、1条时钟lane分配到1个nibble，共占用XPIO bank中3个nibble，故单bank无法容纳4个IP
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006fyejRSAQ/mipi-csi2-tx-ip-pin-assignment-for-versal
相关标签：Versal · MIPI CSI-2 TX · pin assignment · XPIO bank
就这个问题继续问 AI → ← 返回 AMD 社区问答速查