fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2 RX 4路流连接拥塞问题

MIPI CSI-2 RX 4路流连接拥塞问题

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 323 次浏览|器件：UltraScale+ XCKU15P / Vivado / MIPI CSI-2 RX IP（错误码：DRC RTSTAT-11）

一句话结论：1主3从与2主2从均受支持，失败源于设计拥塞而非IP配置

现象

按PG232用1主3从连接时布线拥塞失败，2主2从可完成但偶发拥塞

根因

帖中未明确；推测所选HP bank时钟可用引脚/布线不足导致拥塞，非IP配置问题

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000090ExLvSAK/mipi-csi2-rx-4-streams-connection-issue-when-fol

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [DRC RTSTAT-11]
Vivado 2022.2 布线冲突与无效站点编程 DRC 报错

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · PG232 · congestion · UltraScale+

就这个问题继续问 AI → ← 返回 AMD 社区问答速查