fpga.love
EN App
知识库›AMD 社区问答速查›导入mig.xci时IP被锁定如何解决

导入mig.xci时IP被锁定如何解决

DDR / MIG已闭环原帖 9 个回答 · 810 次浏览|器件:Vivado v2020.2 / digilentinc.com:arty-s7-50:part0:1.0(错误码:IP_Flow 19-4309)

一句话结论:IS_MANAGED被设为false导致IP锁定,改回true可解锁

现象

导入mig.xci后IP报告显示mig IP被锁定,无法更改参数文件路径

根因

用户将IP的IS_MANAGED属性改为false,由用户自行管理IP文件,导致IP被锁定;且当前工程板卡与定制IP所用板卡'unset'不一致

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000078SJICSA4/mig-ip-is-locked-ipflow-194309-ip-mig-is-locked-

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签:Vivado · MIG · IP_Locked · IS_MANAGED

就这个问题继续问 AI → ← 返回 AMD 社区问答速查