fpga.love
EN App
知识库›AMD 社区问答速查›MBUFGCE 仿真与实现 critical warning 如何处理

MBUFGCE 仿真与实现 critical warning 如何处理

Vivado 报错与许可社区未闭环原帖 9 个回答 · 190 次浏览|器件:Versal / Vivado 2025.1

一句话结论:MBUFG 只能用 PERFORMANCE 模式,critical warning 不可忽略

现象

仿真中 clk 周期比 ap_clk 短很多,实现时 place_design 报 critical warning

根因

帖中未明确;回答指出 MBUFG 仅支持 PERFORMANCE 模式,POWER 模式将从文档移除,需改为 PERFORMANCE 并重新验证仿真

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000uxiX6KAI/mbufgce-simulation-and-implementations-critical-

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:MBUFGCE · Versal · clocking · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查