fpga.love
EN App
知识库›AMD 社区问答速查›自定义Master Stream IP计数器硬件与仿真不一致

自定义Master Stream IP计数器硬件与仿真不一致

IP 打包与升级已闭环原帖 9 个回答 · 462 次浏览|器件：Zynq XC7Z020

一句话结论：修正read_pointer范围后问题解决

现象

仿真计数1到8，Zynq硬件只计到4或7后归零，综合后仅用3位

根因

代码中read_pointer范围误用bit_num-1，应为NUMBER_OF_OUTPUT_WORDS；未引用高位被综合裁剪

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpaGpSAI/master-stream-custom-ip-problem

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI-Stream · custom-IP · VHDL · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查