LVDS DDR中心对齐输入ISERDESE2时序不满足

时序与实现社区未闭环原帖 9 个回答 · 450 次浏览|器件：ISERDESE2 / MMCME2 / BUFG

一句话结论：800ps窗口过小无法静态捕获，需考虑动态捕获方案

现象

300MHz LVDS DDR中心对齐输入经IBUFDS进ISERDESE2，时序约束不满足

有效数据窗口仅800ps（边沿前后各400ps），对FPGA静态捕获而言过小

create_clock -period 3.330 -name {io_lvds_clkin_p[0]} [get_ports {io_lvds_clkin_p[0]}]
set_input_delay -clock [get_clocks {io_lvds_clkin_p[0]}] -clock_fall -min -add_delay 0.400 [get_ports {io_lvds_datain_n[*]}]
set_input_delay -clock [get_clocks {io_lvds_clkin_p[0]}] -clock_fall -max -add_delay 1.265 [get_ports {io_lvds_datain_n[*]}]
set_input_delay -clock [get_clocks {io_lvds_clkin_p[0]}] -clock_fall -min -add_delay 0.400 [get_ports {io_lvds_datain_p[*]}]
set_input_delay -clock [get_clocks {io_lvds_clkin_p[0]}] -clock_fall -max -add_delay 1.265 [get_ports {io_lvds_datain_p[*]}]

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0bDJSAZ/lvds-ddr-centeraligned-input-failed-to-meet-timi