fpga.love

EN App

知识库›AMD 社区问答速查›2019.2升级后SDI无法采集视频

2019.2升级后SDI无法采集视频

DDR / MIG已闭环原帖 7 个回答 · 537 次浏览|器件：2019.2 / 自研硬件板（错误码：Internal data stream error）

一句话结论：应用临时补丁后2019.2可正常将SDI视频编码为MPEG

现象

升级到2019.2后SDI可检测但gstreamer/vcu_gst_app采集报Internal data stream error

根因

2019.1到2019.2中media-bus-format.h里MEDIA_BUS_FMT_VYYUYY8_1X24的值由0x202c改为0x2100，与Y10_2X8_PADHI_LE冲突

可尝试的处理步骤

用xmedia-ctl -d /dev/media0 -p打印media graph
用gst-launch-1.0 v4l2src io-mode=4 device=/dev/video0 ! video/x-raw,width=1280,height=720,framerate=60/1,format=NV12 ! kmssink ...测试采集显示
用gst-launch-1.0 v4l2src ... ! omxh264enc ! video/x-h264,alignment=au ! fakesink测试编码
用xmedia-ctl -d /dev/media0 -V '"a0080000.v_proc_ss":1 [fmt:VYYUYY8_1X24/1280x720 field:none]'设置VPSS端口1格式
对比2019.1与2019.2的include/uapi/linux/media-bus-format.h
创建临时work-around补丁并应用

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHj0bSAC/issues-migrating-from-20191-to-20192-with-sdi-ca

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决 DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：SDI · media-bus-format · Vitis · gstreamer

就这个问题继续问 AI → ← 返回 AMD 社区问答速查