封装与引脚约束社区未闭环原帖 2 个回答 · 257 次浏览|器件：HSSW 3.6
一句话结论：建议均未解决，问题仍待确认
IP核自动固定输入时钟引脚，手动编辑约束报错，改信号名无效
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000091EFrjSAG/issue-with-hssw-36-input-clock-pin-assignment-in
相关标签：HSSW · pin_assignment · input_clock · constraints
就这个问题继续问 AI → ← 返回 AMD 社区问答速查