fpga.love
EN App
知识库›AMD 社区问答速查›Zynq UltraScale+上Qt应用经AXI VDMA显示时framebu

Zynq UltraScale+上Qt应用经AXI VDMA显示时framebuffer连接问题

AXI 互联 / Stream社区未闭环原帖 1 个回答 · 140 次浏览|器件:Zynq UltraScale+ XCZU2CG / PetaLinux / Qt / AXI VDMA / AXI Stream to Video Out

一句话结论:需参考Zynq UltraScale+ MPSoC Base TRD与Xilinx DRM KMS驱动文档,确保显示管线设备树绑定正确

现象

/dev下无fb0设备,dmesg显示xilinx-video framebuffer@0: No

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000tSXHA0A4/issue-with-connecting-the-framebuffer-for-displa

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Zynq UltraScale+ / MPSoC →
VitisNetP4 的 AXIS 用户元数据未保持到 tlastVivado Validate Design 因层级BD含AXI_Interconnect失败AXI4-Stream互联仅M00输出流,如何让其他主接口收数据

相关标签:Zynq UltraScale+ · AXI VDMA · DRM KMS · framebuffer

就这个问题继续问 AI → ← 返回 AMD 社区问答速查