Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 387 次浏览|器件：MIPI CSI-2 Receiver Subsystem / 2 lane 1500Mbps RAW12 1920x1080
一句话结论：接收器线速率配置与相机1500Mbps不匹配，需确认速率并调整配置
像素计数逐行变化(多为1960)，行计数多>2500且不一致，帧计数递增
帖中未明确；回答指出若1500Mbps为每lane速率则接收器配置(750Mbps)错误，且DPHY Line Rate上限1260Mbps无法匹配1500Mbps
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008pkCZrSAM/issue-regarding-mipi-video-stream-output
相关标签：MIPI CSI-2 · DPHY · Line Rate · RAW12
就这个问题继续问 AI → ← 返回 AMD 社区问答速查