时序与实现社区未闭环原帖 9 个回答 · 415 次浏览|器件：ISE14.7 / Virtex-4 / Virtex-5 / win10 32位
一句话结论：原因未确认，发帖人同意关闭此贴
Virtex-4的timing report中Check、worse case slack等显示N/A，Virtex-5正常
帖中未明确；回答推测设计中无寄存器到寄存器路径，或CLK下无有效路径可分析
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wQmpqSAC/%E5%9C%A8ise147%E4%B8%AD%E7%94%A8virtex4%E7%B3%B
相关标签：ISE · Virtex-4 · timing-report · constraints
就这个问题继续问 AI → ← 返回 AMD 社区问答速查