fpga.love
EN App
知识库›AMD 社区问答速查›MIG IP核能否输出90度相位延迟时钟?

MIG IP核能否输出90度相位延迟时钟?

DDR / MIG已闭环原帖 7 个回答 · 311 次浏览|器件:MIG IP

一句话结论:MIG IP不支持相位延迟,建议改用Clocking Wizard IP

现象

MIG IP高级选项卡可输出多种时钟但无法修改相位

根因

MIG IP内部的MMCM用户无法控制,因此不支持相位延迟

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007BAHiGSAX/is-it-somehow-possible-for-the-mig-ip-core-to-ou

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签:MIG · MMCM · Clocking Wizard · phase delay

就这个问题继续问 AI → ← 返回 AMD 社区问答速查