封装与引脚约束社区未闭环原帖 9 个回答 · 248 次浏览|器件：Vivado
一句话结论：可为综合与实现分别设置xdc文件的Used In属性，但需先排查时钟被裁剪问题
综合流程中定义的异步时钟组在实现流程的Edit Timing Constraints中看不到
帖中未明确；回答推测某时钟在实现阶段被裁剪，导致异步时钟组约束失效
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHt78SAC/is-it-possible-to-keep-different-constraint-file
相关标签：Vivado · XDC · Timing Constraints · Synthesis
就这个问题继续问 AI → ← 返回 AMD 社区问答速查