DDR / MIG已闭环原帖 5 个回答 · 1.46K 次浏览|器件：MIG 7 Series / AXI Interconnect（错误码：IP_Flow 19-3458）
一句话结论：可通过手动修改.prj文件参数或参考AR#58894处理
连接AXI interconnect到MIG从端口后，validate设计报参数越界错误
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHtf2SAC/ipflow-193458-validation-failed-for-parameter-ax
相关标签：MIG · AXI_ID_WIDTH · IP_Flow · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查