fpga.love
EN App
知识库›AMD 社区问答速查›综合后功能仿真和时序仿真报IP核未声明错误如何处理

综合后功能仿真和时序仿真报IP核未声明错误如何处理

时序与实现社区未闭环原帖 9 个回答 · 374 次浏览|器件:Vivado 2019.2 / xazu3eg-sfvc784-1Q-q(错误码:VRFC 10-2989, VRFC 10-2865)

一句话结论:帖中仅确认版本与器件,未给出根因或解决方案

现象

功能仿真正常,综合后功能仿真与时序仿真报VRFC 10-2989未声明及VRFC 10-2865模块被忽略错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007ACD3CSAX/%E5%8A%9F%E8%83%BD%E4%BB%BF%E7%9C%9F%E6%AD%A3%E5

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · xsim · VRFC · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查