封装与引脚约束社区未闭环原帖 9 个回答 · 608 次浏览|器件：ZCU106 / ZCU102 / Vivado
一句话结论：需按器件手册选IOSTANDARD并核对bank VCCO，HD bank的LVDS用LVDS_25
同一设计在ZCU106用LVDS正常，移植到ZCU102后差分125MHz时钟报IOSTANDARD错误
帖中未明确；回答指出需按器件SelectIO手册选择IOSTANDARD并核对bank的VCCO，125MHz时钟位于bank 47且VCCO为3.3V
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008ih0yVSAQ/iostandard-for-differential-clock-pins
相关标签：IOSTANDARD · LVDS · ZCU102 · VCCO
就这个问题继续问 AI → ← 返回 AMD 社区问答速查