fpga.love
EN App
知识库›AMD 社区问答速查›如何在RTL代码中访问AXI-Full接口数据

如何在RTL代码中访问AXI-Full接口数据

IP 打包与升级已闭环原帖 9 个回答 · 369 次浏览|器件：原帖未注明

一句话结论：需按AXI事务握手方式在RTL中实现读写，建议优先用AXI-Lite

现象

用户首次使用AXI，将自定义USB IP的AXI-Full信号集成后不知如何在RTL中访问数据

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSYbqSAH/interfacing-custom-ip-to-axifull-bus

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI-Full · AXI-Lite · Custom IP · MicroBlaze

就这个问题继续问 AI → ← 返回 AMD 社区问答速查