fpga.love
EN App
知识库›AMD 社区问答速查›实现完成但时序报告失败，TNS/WNS为负且标红怎么办？

实现完成但时序报告失败，TNS/WNS为负且标红怎么办？

时序与实现已闭环原帖 9 个回答 · 574 次浏览|器件：Vivado 2017.4 / PicoZed 7030 SOM + FMC Carrier V1 (xc7z030sbg485-1)

一句话结论：ILA内部setup违例，可对相关CDC路径添加false path

现象

Implementation完成但时序不满足，TNS和WNS为负并标红

根因

时序报告显示ILA内部setup违例，设计存在CDC时序问题

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpnHfSAI/implementation-completes-but-i-fail-the-time-rep

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Vivado · Timing · ILA · CDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查