封装与引脚约束社区未闭环原帖 9 个回答 · 857 次浏览|器件：Vivado / Vitis（错误码：HDPR-18）
一句话结论：帖中未给出根因与解决办法，仅复现了HDPR-18报错
Vivado布局阶段DRC报错，子pblock未覆盖所有cell原语类型
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006o8FzzSAE/i-try-to-create-a-large-parent-pblock-and-a-smal
相关标签：pblock · HDPR-18 · Vivado · DRC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查