fpga.love
EN App
知识库›AMD 社区问答速查›AXI4 Stream Combiner IP 的 TREADY 逻辑疑问

AXI4 Stream Combiner IP 的 TREADY 逻辑疑问

AXI 互联 / Stream已闭环原帖 7 个回答 · 381 次浏览|器件:AXI4 Stream Combiner IP

一句话结论:缓冲填满 17 个样本后 slave TREADY 才拉低,属正常行为

现象

仿真中 master TREADY 为低时,slave 侧 TREADY 仍保持高电平

根因

Combiner IP 内部有最多 17 个样本的缓冲,缓冲未满前 slave 侧 TREADY 保持高

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006VFFKpSAP/i-have-a-problem-in-understanding-the-tready-log

相关资料

VitisNetP4 的 AXIS 用户元数据未保持到 tlastVivado Validate Design 因层级BD含AXI_Interconnect失败AXI4-Stream互联仅M00输出流,如何让其他主接口收数据

相关标签:AXI4-Stream · TREADY · Combiner · FIFO

就这个问题继续问 AI → ← 返回 AMD 社区问答速查