fpga.love
EN App
知识库›AMD 社区问答速查›Vivado仿真与ModelSim结果不一致如何排查?

Vivado仿真与ModelSim结果不一致如何排查?

时序与实现社区未闭环原帖 9 个回答 · 365 次浏览|器件:Vivado / ModelSim

一句话结论:问题未解决,需进一步验证delta-delay假设

现象

同一testbench下ModelSim仿真通过,Vivado仿真输出数据与参考不符

根因

帖中未明确,仅有人推测可能是阻塞与非阻塞描述混用导致的仿真器相关delta-delay问题

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U0000739AJ5SAM/i-have-a-design-for-which-i-have-done-a-timing-s

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · ModelSim · simulation · delta-delay

就这个问题继续问 AI → ← 返回 AMD 社区问答速查