DMA 传输已闭环原帖 9 个回答 · 438 次浏览|器件：Vivado 2018.2 / Vitis 2020.1 / VDMA / OV5640
一句话结论：用Xil_DCacheFlushRange刷新cache后可在内存查看器看到DDR数据
显示器上视频正常，但调试模式内存查看器看不到DDR中图像数据变化
DMA数据在cache中，未刷新到DDR内存，需调用Xil_DCacheFlushRange刷新
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXRPSA2/i-cannot-view-memorys-change-while-my-vdma-corre
相关标签：VDMA · Cache · DDR · Xil_DCacheFlushRange
就这个问题继续问 AI → ← 返回 AMD 社区问答速查