Zynq PS 配置社区未闭环原帖 8 个回答 · 230 次浏览|器件：Zynq PS / PL
一句话结论：EMIO可直接连PL fabric作普通逻辑信号，不必接FPGA IO引脚
用户想把PS的EMIO只连到PL内部逻辑，不经过FPGA IO引脚，并询问如何在Zynq向导中把EMIO定义为内部信号
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000riEeB0AU/i-believed-the-emio-on-the-ps-interface-is-usual