fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2017.2 时序摘要显示不一致怎么办?

Vivado 2017.2 时序摘要显示不一致怎么办?

时序与实现社区未闭环原帖 6 个回答 · 344 次浏览|器件:Vivado 2017.2

一句话结论:建议升级 Vivado 并用 Tcl 生成报告核对时序结果

现象

打开 implemented design 时 Design timing summary 正常,但点击 Report Timing Summary 后 Summary 显示 failed

根因

帖中未明确;回答者推测旧版本工具可能存在问题,并建议升级到最新版本验证

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006sbqILSAY/i-am-using-xilinx-vivado-20172-when-i-open-imple

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · Timing · report_timing_summary · Implementation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查