fpga.love
EN App
知识库›AMD 社区问答速查›Zynq 7000 综合报 FIFO36E2 不支持原语如何解决

Zynq 7000 综合报 FIFO36E2 不支持原语如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 435 次浏览|器件:Zynq 7000 / xc7z010iclg225-1L(错误码:Netlist 29-180)

一句话结论:Zynq 7000 应使用 FIFO36E1,需排查 FIFO36E2 的来源

现象

综合时出现 Netlist 29-180 关键警告,FIFO36E2 被当作黑盒处理

根因

帖中未明确;回答指出 Zynq 7000 应使用 FIFO36E1 而非 FIFO36E2,并怀疑引入了为 UltraScale 器件生成的 IP dcp

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006yWPjsSAG/i-am-trying-to-reduce-critical-warning-in-synthe

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Netlist 29-180]
综合失败:找不到IP文件且FIFO36E2不被支持

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Zynq7000 · FIFO36E2 · Netlist29-180 · Synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查