封装与引脚约束社区未闭环原帖 3 个回答 · 280 次浏览|器件：Vivado / xc7z020clg484
一句话结论：IO标准须与bank的Vcco电压匹配，且需注意引脚类型
设置约束文件后报错cannot set LOC property of ports, site location is not valid
帖中未明确；回答指出Vcco为1.8V时IO标准不能设为LVCMOS33，且F14是MIO引脚
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007gLRa0SAG/i-am-a-beginner-and-learning-vivado-i-have-a-xc7
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq-7000 →相关标签：Vivado · XDC · constraints · LVCMOS
就这个问题继续问 AI → ← 返回 AMD 社区问答速查