时序与实现已闭环原帖 9 个回答 · 839 次浏览|器件：Vivado
一句话结论：Latch是设计错误，应在HDL中补全条件或改为时钟进程消除
综合后出现约10个Latch loop，Vivado中按F4只显示特定FF而非完整环
设计中存在Latch（反馈组合网络），时序工具不识别Latch且布局工具处理困难
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FScWfSAL/how-to-see-the-complete-latch-loop-and-how-to-so
相关标签：latch · check_timing · Vivado · synthesis
就这个问题继续问 AI → ← 返回 AMD 社区问答速查