fpga.love
EN App
知识库›AMD 社区问答速查›pt_SOLO_coco编译报shiftbit超范围如何解决

pt_SOLO_coco编译报shiftbit超范围如何解决

ILA 在线调试社区未闭环原帖 9 个回答 · 107 次浏览|器件:Vitis AI 3.0(错误码:Invalid shift_bias(-23))

一句话结论:需核对版本依赖并对比官方量化模型,根因未最终确认

现象

vai_c_xir编译时报量化shiftbit超出DPU范围

根因

帖中认为与归一化设置有关,quant_info.json中出现较大负值权重/偏置范围

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000tS1DQ0A0/how-to-resolve-an-error-the-shiftbit-for-quantiz

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:Vitis AI · quantization · vai_c_xir · DPU

就这个问题继续问 AI → ← 返回 AMD 社区问答速查