fpga.love
EN App
知识库›AMD 社区问答速查›如何为经EMIO连接ZynqUS+的RGMII正确编写约束文件？

如何为经EMIO连接ZynqUS+的RGMII正确编写约束文件？

封装与引脚约束社区未闭环原帖 9 个回答 · 773 次浏览|器件：Zynq UltraScale+ / Marvell 88E1512 PHY / GMII-to-RGMII / Vitis

一句话结论：1G不工作可能因速率寄存器未配置、时钟偏斜或PCB走线问题

现象

100Mbps可工作但1Gbps不工作，外部125M时钟方案失效

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000091rBz4SAE/how-to-properly-prepare-constraint-files-for-rgm

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：RGMII · EMIO · ZynqUS+ · constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查