fpga.love
EN App
知识库›AMD 社区问答速查›SRIO 4 lane 共用时如何固定 PCIe 引脚分配？

SRIO 4 lane 共用时如何固定 PCIe 引脚分配？

封装与引脚约束社区未闭环原帖 9 个回答 · 229 次浏览|器件：RFSoC ZU47DR

一句话结论：帖中未给出解决方案，仅建议沿用工具分配的引脚

现象

加入 SRIO 模块后，PCIe 引脚在实现阶段被重新分配到同 Bank 内其他收发器

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001LD2CuKAL/how-to-fix-pcie-pin-assignment-using-srio-4-lane

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：PCIe · SRIO · pin_assignment · RFSoC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查