封装与引脚约束社区未闭环原帖 9 个回答 · 658 次浏览|器件：Vivado 2020.2 / Zynq Ultrascale+ / Windows 10
一句话结论：帖中未给出导出方法，问题未解决
修改IP位宽后，约束向导I/O端口缺少60个引脚约束，但.xdc文件中仍存在
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006pPTYCSA4/how-to-export-xdc-constraint-file-to-constraint-
相关标签：Vivado · XDC · constraints · IO ports
就这个问题继续问 AI → ← 返回 AMD 社区问答速查