fpga.love
EN App
知识库›AMD 社区问答速查›Ultrascale+如何创建非矩形pblock并排除X0Y5

Ultrascale+如何创建非矩形pblock并排除X0Y5

封装与引脚约束已闭环原帖 9 个回答 · 519 次浏览|器件：Ultrascale+ / Vivado 2020.2

一句话结论：可用resize_pblock -remove移除CLOCKREGION_X0Y5实现排除

现象

DFX流程中需创建非矩形pblock，排除被静态区GTH逻辑占用的IO bank 129所在X0Y5

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005uB43tSAC/how-to-create-a-specific-shaped-pblock-for-ultra

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：pblock · DFX · Ultrascale+ · Vivado

就这个问题继续问 AI →

相关问答

← 返回 AMD 社区问答速查