IP 打包与升级社区未闭环原帖 9 个回答 · 1.14K 次浏览|器件：Zybo Z7 / Vivado IP packager
一句话结论：可用IP packager打包为IP经AXI-4连PS，或直接将RTL模块加入Block Design
VHDL层次化设计已完成仿真，需添加PS并通过自定义IP与PS通信
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006Z5zwhSAB/how-to-create-a-custom-ip-from-a-vhdl-project
相关标签：VHDL · IP_Packager · AXI4 · Zybo_Z7
就这个问题继续问 AI → ← 返回 AMD 社区问答速查