fpga.love
EN App
知识库›AMD 社区问答速查›Vitis链接阶段Xilinx程序意外终止如何解决

Vitis链接阶段Xilinx程序意外终止如何解决

ILA 在线调试已闭环原帖 9 个回答 · 196 次浏览|器件:Vitis 2020.2 / xilinx_u280_xdma_201920_3 / Ubuntu 20.04

一句话结论:移除错误的LD_PRELOAD路径后问题解决

现象

Vitis 2020.2链接阶段Vivado生成输出产物时崩溃,报Xilinx程序意外终止

根因

环境变量中为其他项目设置了错误的LD_PRELOAD路径,干扰了链接过程

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ000012pSP70AM/how-does-the-error-sorry-but-it-appears-that-a-x

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:Vitis · LD_PRELOAD · link · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查