fpga.love
EN App
知识库›AMD 社区问答速查›如何消除remote_port_sc_v4和rwd_tlmmodel_v1仿真库

如何消除remote_port_sc_v4和rwd_tlmmodel_v1仿真库编译错误？

ILA 在线调试社区未闭环原帖 9 个回答 · 971 次浏览|器件：Vivado 2019.1.1 / Kintex Ultrascale / QuestaSIM v2021.1（错误码：Vivado 12-5602）

一句话结论：加-no_systemc_compile未消除错误，但仿真仍可正常工作

现象

Vivado 2019.1.1编译QuestaSIM仿真库时，两个库报编译错误

根因

帖中未明确；回答推测为Questa版本兼容性问题，且两库为systemC库

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000071AMkJSAW/how-do-i-remove-simulation-library-compilation-e

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Vivado 12-5602]
compile_simlib 为 vcs_mx 编译 96 个库失败

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK？

相关标签：compile_simlib · QuestaSIM · systemC · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查