fpga.love
EN App
知识库›AMD 社区问答速查›如何在block design中修改DDR4 MIG时钟设置？

如何在block design中修改DDR4 MIG时钟设置？

Block Design 与 IP Integrator社区未闭环原帖 1 个回答 · 475 次浏览|器件：ZCU104

一句话结论：帖中未给出解决方案，问题仍待解答。

现象

修改PL DDR4默认用户时钟时，DDR4 SDRAM(MIG)提示DCI CASCADE最小支持周期为938ps，导致实现报错。

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006sALfBSAW/how-can-we-change-the-ddr4-mig-settings-for-its-

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：DDR4 · MIG · ZCU104 · clocking

就这个问题继续问 AI → ← 返回 AMD 社区问答速查