fpga.love
EN App
知识库›AMD 社区问答速查›Zynq 7000 IDF pblock 未覆盖整个时钟区域时如何用 HCLK_

Zynq 7000 IDF pblock 未覆盖整个时钟区域时如何用 HCLK_LEAF 布线?

封装与引脚约束已闭环原帖 9 个回答 · 222 次浏览|器件:Vivado 2023.2 / 2024.2 / ZC706 (Zynq 7000)

一句话结论:Zynq 7000 上 IDF+DFX 为不受支持的组合,移除 DFX 后布线正常

现象

Vivado 2023.2/2024.2 无法将全局时钟经 HCLK_LEAF 布到该时钟区域下半部 DFX 逻辑,只能用局部布线

根因

Xilinx 代表确认 IDF 与 DFX 组合功能在 Zynq 7000 上不受支持,各自可独立工作但不保证协同

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008uqnRkSAI/how-can-i-get-vivado-to-use-hclkleaf-routing-whe

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:Vivado · Zynq-7000 · IDF · DFX

就这个问题继续问 AI → ← 返回 AMD 社区问答速查