fpga.love
EN App
知识库›AMD 社区问答速查›如何只用LOC约束把设计放到指定Slice而不逐个指定BEL？

如何只用LOC约束把设计放到指定Slice而不逐个指定BEL？

封装与引脚约束社区未闭环原帖 9 个回答 · 848 次浏览|器件：Vivado / UG903(v2020.1)

一句话结论：帖中建议参考RLOC属性，SLICEM放置问题未给出结论

现象

仅用LOC=SLICE_XnYm时部分LUT显示为Cyan(Placed)、部分为Orange(Fixed)，SLICEM上放置异常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPXjSAM/how-can-i-constraint-placement-of-design-inside-

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：LOC · SLICE · RLOC · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查