fpga.love
EN App
知识库›AMD 社区问答速查›ZCU102 ADRV9001 HDL工程构建时Timing报内存不足

ZCU102 ADRV9001 HDL工程构建时Timing报内存不足

时序与实现社区未闭环原帖 9 个回答 · 173 次浏览|器件：ZCU102 / ADRV9001 / Vivado(版本未说明)（错误码：Timing 38-246）

一句话结论：疑似内存不足，可增大swap并保证至少16GB物理内存

现象

HDL工程构建读取时序库并应用约束时抛出Out of memory异常

根因

帖中未明确；回答推测与物理内存不足及swap空间设置有关

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001KLUibKAH/hi-im-facing-below-issues-in-hdl-project-buildin

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Timing 38-246]
综合时读取时序库并应用约束报bad allocation异常

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Vivado · Timing · OutOfMemory · ZCU102

就这个问题继续问 AI → ← 返回 AMD 社区问答速查