ZCU102+ADRV9001 HDL工程构建时Timing 38-246内存不足
实现 Place / Route / Opt / Timing 社区未闭环 ZCU102 / ADRV9001 / Vivado（版本帖中未说明）
一句话结论：疑似内存不足，可增大swap并保证至少16GB物理内存
HDL工程构建读取时序库并应用约束时抛出Out of memory异常
ERROR: [Timing 38-246] Caught exception 'Out of memory' while reading timing library and applying constraints.
帖中未明确；回答推测与操作系统及物理内存/交换内存不足有关
疑似内存不足，可增大swap并保证至少16GB物理内存
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001KLUibKAH/hi-im-facing-below-issues-in-h…