封装与引脚约束社区未闭环原帖 9 个回答 · 284 次浏览|器件：Vivado / ZC702 rev1.1
一句话结论：原理图与UG存在不匹配，正确引脚未最终确认
Vivado选ZC702板自动分配的DDR DQ引脚与文档/原理图不一致，如DQ27为U2而非AA3
帖中确认原理图与用户指南存在不匹配，但未给出最终结论
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008IS6TqSAL/hi-i-see-inconsistencies-in-pin-assignments-that
相关标签：ZC702 · pin_assignment · DDR3 · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查