板卡上电与硬件已闭环原帖 9 个回答 · 272 次浏览|器件：Basys 3
一句话结论：需为ci和co端口补充引脚与电平标准约束
用户实现4位全加器时出现大量bitstream错误
约束文件中只对a、b、s端口设置了PACKAGE_PIN和IOSTANDARD属性，遗漏了ci和co端口
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008GnbK8SAJ/hi-folks-can-someone-look-at-my-code-see-attache
相关标签：bitstream · constraints · full-adder · Basys3
就这个问题继续问 AI → ← 返回 AMD 社区问答速查