fpga.love
EN App
知识库›AMD 社区问答速查›Versal 自定义板运行 AIE 应用报 Tile is gated 错误

Versal 自定义板运行 AIE 应用报 Tile is gated 错误

DDR / MIG已闭环原帖 9 个回答 · 528 次浏览|器件：VE1752/VE2302，Vitis 2022.2/2023.2/2023.2.1，kernel 5.15（错误码：Tile is gated）

一句话结论：将 aie.merged.cdo 加入 BOOT.BIN 后问题解决

现象

dmesg 报 Tile(18,1) is gated 且写寄存器失败

根因

BOOT.BIN 未包含 aie.merged.cdo，导致启动后 AIE-ML tile 仍处于 gated 状态

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007gskHFSAY/hello-im-getting-an-ai-tile-is-gated-error-in-dm

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：Versal · AIE · BOOT.BIN · XRT

就这个问题继续问 AI → ← 返回 AMD 社区问答速查