IP 打包与升级社区未闭环原帖 9 个回答 · 1.28K 次浏览|器件:Vivado / ZYNQ
一句话结论:应封装为AXI Stream外设并用DMA流式访问DDR
自定义IP已封装为AXI Lite外设,但无法通过DMA从DDR流式取数
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpsTrSAI/getting-data-from-ddr-with-custom-ip
相关标签:AXI_Stream · DMA · DDR · ZYNQ
就这个问题继续问 AI → ← 返回 AMD 社区问答速查