fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 2026.1.1 生成 ai_engine IP 块设计失败如何临

Vivado 2026.1.1 生成 ai_engine IP 块设计失败如何临时修复

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 337 次浏览|器件：Vivado 2026.1.1 / Vitis 2026.1.1 / xcve2802、xc2ve3858（错误码：Common 17-69）

一句话结论：官方称该问题计划在 2027.1 修复，临时可用符号链接绕过

现象

Generate Block Design 时 ai_engine_0 IP 生成失败，报无法解析 aie2_npi.xml

根因

帖中未明确；用户推测 ai_engine IP 尝试加载 xcvc2802 目录，故用符号链接绕过

可尝试的处理步骤

在 Vitis installer 中同时选择安装 xcve2802 和 xc2ve3858
打开 Versal Embedded Common Platform + VEK385 rev.b 示例，Generate Block Design 复现失败
添加符号链接后重新打开 Vivado，再次 Generate Block Design 成功

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001x3g5PKAQ/generate-block-design-failed-aiengine-ip-with-vi

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Common 17-69]

Placer 报错无法放置 BUFG 的解决方法

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · ai_engine · Versal · BlockDesign

就这个问题继续问 AI → ← 返回 AMD 社区问答速查