fpga.love
EN App
知识库›AMD 社区问答速查›Spartan7上mig_7_series超过100MHz时序失败

Spartan7上mig_7_series超过100MHz时序失败

时序与实现社区未闭环原帖 9 个回答 · 445 次浏览|器件：Spartan7评估板 / mig_7_series / MicroBlaze / Quad SPI / axi_ethernet

一句话结论：帖中未给出结论，仅提问MIG能否超过100MHz及如何解决时序问题

现象

MIG输出时钟从100MHz改为151MHz后出现时序失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXWKSA2/failed-timing-when-using-mig7series-at-more-than

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：mig_7_series · timing · spartan7 · ddr3

就这个问题继续问 AI → ← 返回 AMD 社区问答速查